维普资讯 http://www.cqvip.com ≥ ＰＣｌ￣ｌ：ｌＬｏｃａｌ总线冲突问题的研究 【余群陈岗王群生】 ｌ＿圜 从一￣ＣＤＭＡ２０００ ＢＴｓ的故障出发，故障现象为，信道模块向主控模块索取 ＿ 一 软件版本，经解压缩后报ｃＲｃ错误导致无法启动。经反复测试和细致分析，最终 定位为ＰＣＩ与Ｌｏｃａｌ总线之间存在冲突，产生了异常重读操作导致数据丢失。文章 余群 广州大学信息与机电工程学院，通信专业讲师，主要研究方向为：通信理论 与技术。 陈岗 广东轻工职业技术学院，电子与通信工程系。 王群生 华南理工大学，电子与信息学院。 １ 问题的提出 般地，按照数据进行扩频调制的前后区别， 一报ｃＲｃ错误，版本异常，从而无法正常启动。软件于是重 新复位，重新要版本，经反复测试，有时候要到的版本能 够解压缩成功，有时候要到的版本报ｃＲｃ错误，错误的概 率较大，约占８Ｏ％。几乎同时，该问题不仅在基带子系 ＣＤＭＡ２０００的ＢＴｓ（基站收发信机）可划分成２个子系统： 基带子系统和射频子系统。基带子系统负责ｃＤＭＡ扩频前 信号的处理与传输，射频子系统负责ｃＤＭＡ扩频后信号的 处理与传输。 统内出现，还在射频子系统内出现，射频收发模块复位后 向射频主控模块要版本的过程也报同样的错误。 在一次对ｃＤＭＡ２００ｏ基站进行测试的过程中，基带 子系统的信道处理模块上电复位后，需要从基带主控模块 ２ 问题的分析及解决过程 ２．１ ＢＴＳ功能划分 索取软件版本，然后把要到的版本进行解压缩，不过经常 ２００７．４‘广东通信技术 维普资讯 http://www.cqvip.com 技ｉ 术 交流 ＣＤＭＡ２０００ ＢＴＳ的系统框架如图１所示。 化为无线信号，经空中接口，最后到达终端。 从图１可见，基带子系统内采用以太网进行通信，射 从ＢＳＣ（基站控制器）过来的信令以及媒体数据，经 Ａｂｉｓ接口，传输到ＢＴＳ的基带子系统，然后经以太网到达 频子系统内采用ＲＳ４８５进行通信，而这两个子系统的主控 模块之间采用ＨＤＬＣ进行通信。 信道处理模块，进行ＣＤＭＡ２０００的调制处理，变成扩频信 号，传输到射频子系统，由射频收发模块进行高频调制转 接口： 信 道 处 ● ｌＩＩＩ州 翱 刑 频 模 块 ；ｌｌＩ● 块 收 发 幔 块 图１ ＢＴＳ系统框 圜 困 囡 园 ２．２故障的定位过程 最初怀疑是数据传输的问题，不过很快被排除，因 为基带子系统内采用百兆以太网通信，而射频子系统内采 ● ●●●●●●● ●●●上，为了深入定位问题，需要对主控模块进行分析。图２ 是基带子系统主控模块的实现原理 。 ●●●●● 用ＲＳ４８５通信，经测试，两个通信的链路是正常的，并且 两种通信采用的方式差别很大，不太可能同时存在误码。 偶然发现，如果将射频主控模块拔了出来，信道处 ｉ ｊ Ｉ 址 Ｊ ＾Ａ ＩＩＩ 理模块复位后每次都能正常要到版本，将射频主控模块插 入机框，问题立刻出现。由于这两个子系统的主控模块之 间不断进行ＨＤＬＣ通信，另外版本存储在Ｃｏｍｐａｃｔ Ｆｌａｓｈ 卡（简称ＣＦ卡）上，初步怀疑是主控模块的ＨＤＬＣ通信与 、 ， 图２ 基带子系统主控模块原理框图 ＣＦ卡的信息读取存在冲突。因此，编写测试程序，在这 两个主控模块之间保持ＨＤＬＣ通信的同时，对ＣＦ卡进行循 ＣＰＵ采用飞思卡尔半导体公司（Ｆ ｒｅｅｓｃａｌｅ ＳｅｍｉｃｏｎｄＵｃｔｏ ｒ ｌｎｃ）提供的高性能Ｐｏｗｅ ｒＰＣ系列 环读写，一旦发现ＣＦ卡读写异常，打印异常信息。从打 印的结果可以看到，从ＣＦ卡读出来的数据比实际的数据 少了２４＂字节，而ＣＦ卡的数据宽度为１６ｂｉｔ，也即少了一个 读操作的数据。并且丢失的数据会累积，过一段时间少４ ＭＰＣ８２４０，ＭＰＣ８３４９，嵌入式实时操作系统采用 ＶｘＷＯＲＫＳ。ＣＦ卡采用ＡＴＡ接口协议，是基于ＦｌＦＯ结 构，即数据的接口地址是相同的，从存储地址读取一个 数据后，再从相同的地址读，就会取得下一个数据 。这 个字节，再少６个字节，以此类推。数据存在丢失，就无 法通过ＣＲＣ校验，这就解析了版本错误的问题。 点与基于ＲＡＭ架构的读写是有明显区别的，对ＲＡＭ而 言，数据存干不同的地址，从同一个地址读，得到的是相 ２＿２．１主控模块功能原理 同的数据，需要从另一个地址读，才能得到另一个数据。 ＨＤＬＣ（位于ＦＰＧＡ内，由逻辑实现）和ＣＦ卡都挂在Ｌｏｃａｌ 问题初步定位到主控模块的ＨＤＬＣ与ＣＦ卡这两个点 ６０ 维普资讯 http://www.cqvip.com ＰＣｌ￣ｌｌＬｏｃａｌ总线冲突问题的研究 上。桥片９０５４￣１３ＨＤＬＣ是Ｌｏｃａｌ总线的Ｍａｓｔｅｒ设备，Ｌｏｃａｌ 仲裁器由ＥＰＬＤ实现。 ９０５４配置ＤＭＡ的相关参数，立刻释放总线权。参数配 置完毕，ＣＰＵ收到一个中断，接着发起通过９０５４的数据 搬迁操作，搬迁过程中需要通过９０５４申请总线权，发起 ＨＤＬＣ—ＳＤＲＡＭ方向的ＤＭＡ传输。 信道处理模块向主控模块索取版本的流程为：请求 通过以太网发出，被主控模块通过信令流网！Ｅｌ接收，经 ＰＣＩ发向ＣＰＵ，ＣＰＵ确认申请，然后申请ＰＣＩ总线，获取 总线权后，通过ＰＣＩ访问桥片９０５４，进行ＰＣＩ到Ｌｏｃａｌ总 线的转换，到达Ｌｏｃａｌ后，需要向Ｌｏｃａｌ仲裁器提出使用 Ｌｏｃａｌ的申请，获申请后读取挂在Ｌｏｃａｌ下的ＣＦ卡内的版本 数据，并将该版本数据通过以太网发往信道处理模块。 与此同时，基带子系统的主控制模块还与射频子系 统的主控模块进行ＨＤＬＣ通信，ＨＤＬＣ模块收到对方的数 据后，需要向Ｌｏｃａｌ Ｂｕｓ仲裁器提出使用Ｌｏｃａｌ的申请，获 取申请后通过ＤＭＡ的方式，经桥片９０５４进行Ｌｏｃａｌ￣ ＰＣＩ 的转换，发往ＣＰＵ。 测试发现，如果ＨＤＬＣ只进行单向的发送，不进行接 收，则与ＣＦ卡的读写是不会冲突的。ＨＤＬＣ单向发送的过 程中，提出占用总线的只有９０５４这一方，不存在问题； 如果增加ＨＤＬＣ接收过程，ＨＤＬＣ会提出申请总线，则立 刻产生数据丢失问题。而且ＨＤＬＣ申请Ｌｏｃａｌ总线权的情 况只会发生在ＨＤＬＣ向９０５４￣置ＤＭＡ参数的这一小段时 间，其余时间都不会申请总线。因此，可将异常范围再缩 小到ＨＤＬＣ向９０５４￣７．置ＤＭＡ参数的操作与对ＣＦ卡的读写 操作造成冲突。 ２－２．２时序分析 软件编写测试程序，让该主控模块进行大流量ＨＤＬＣ 因此，需要占用Ｌｏｃａｌ总线权的情况有： （１）桥片９０５４读取ＣＦ卡数据，９０５４需要申请使用权。 （２）ＨＤＬＣ发送，桥片９０５４需要申请总线权，然后发 起ＳＤＲＡＭ—ＨＤＬＣ方向的ＤＭＡ传输。 的内部环回测试，同时对ＣＦ卡进行反复读写，一旦发现 数据异常，启动触发条件，通过逻辑分析仪捕捉信号波 形，如图３所示。 圈 困 国 园 （３）ＨＤＬＣ接收，ＨＤＬＣ需要申请总线权，向桥片 图３逻辑分析仪捕捉到的０Ｘ１Ａ数据丢失时的Ｌｏｃａｌ波形 图３信号说明 。， ： ＬＡ４—２：Ｌｏｃａｌ总线地址。 ＬＤ７—０：低８比特。 ＦＰＧＡＬｏｃａｌ总线数据，受示波器通道数所限，仅跟踪数据线的 ＨＯＬＤ：ＨＤＬＣ（位于ＦＰＧＡＩ￣部）提出申请Ｌｏｃａｌ信号，高电平 ６１ ２００７．４广东通信技术 维普资讯 http://www.cqvip.com 有效。 ＦＰＧＡ—况，即ＦＰＧＡ使用总线权的时候， ９０５４同时也在申请占 ＨＯＬＤＡ：ＨＤＬＣ获取Ｌｏｃａｌ请信号，高电平有效。 用总线权，接着ＦＰＧＡ释放总线权，然后９０５４Ｅ￣请到了总 Ｈ０ＬＤ： ９０５４提出申请Ｌｏｃａｌ信号，高电平有效。 ９０５４获取Ｌｏｃａｌ申请信号，高电平有效。 ＣＦ卡读信号，低电平有效。 ＬＨＯＬＤＡ： ＲＤ ＣＦ： ＣＳ ＣＦ１： ＣＳ ＣＦ２： ＡＤＳ： 线权，对ＣＦ卡进行了读写，不过９０５４却连续申请了２次， 对ＣＦ卡读写了２次，读出的第一个数据０Ｘ１Ａ在ＣＰＵ丢失 了，第二个数据０Ｘ３Ｃ没有丢失。 从图３中，我们看到了数据丢失时候的Ｌｏｃａｌ波形， ＣＦ卡片选１信号，低电平有效。 ＣＦ卡片选２信号，低电平有效。 地址锁定指示信号，低电平有效。 数据准备好指示信号，低电平有效。 突发中止信号，低电平有效。 最后一个突发数据指示信号，低电平有效。 ＬＲＥＡＤ Ｙ＝ ＢＴＥＲＭ： ＬＢＬＡＳ 不过总线的申请和仲裁是正常的，没有发生仲裁异常的情 况。问题是，第一个数据已经从Ｌｏｃａｌ正常送出了，为什 么会丢失呢？为此，我们有必要再向ＣＰＵ的方向分析，首 先分析ＰＣＩ的时序，如图４所示。 分析图３数据（０Ｘ１Ａ）丢失前的几个时钟节拍，可以发 现，ＦＰＧＡ ＨＯＬＤ和ＨＯＬＤ有一段较长时间同时有效的情 圜 困 国 园 图４逻辑分析仪捕捉到的０Ｘ８０数据丢失时的ＰＣＩ和Ｌｏｃａｌ的波形 图４信号说明 ＦＲＡＭＥ：ＰＣＩ传输开始信号，低电平有效。 ＩＲＤＹ：ＤＥＶＳＥＬ：ＴＲＤＹ：ＰＣＩ启动方准备完毕指示信号，低电平有效。 ＰＣＩ设备地址解码完毕指示信号，低电平有效。 ＰＣＩ目的方准备完毕指示信号，低电平有效。 等待超时而发出ＳＴＯＰ信号，取消了这次传输，并且发起 了重试。不过就在要发起重试的时候，９０５４却申请到了 使用权将Ｌｏｃａｌ数据０Ｘ８０读走。接着ＰＣＩ重传，导致９０５４ 多读一次。这个抓图很好地解析了问题，暴露了ＰＣｌ和 Ｌｏｃａｌ的冲突。ＰＣＩ有２次拉低ＦＲＡＭＥ的动作，Ｌｏｃａｌ也有２ 次拉低ＲＤ ＣＦ的动作，不过ＰＣＩ认为只有１个操作有效， 而Ｌｏｃａｌ认为２个操作都有效。ＰＣＩ可能认为，对同一个地 址的重读操作，得到的还是存于这个地址内的原数据，不 会造成数据的丢失。不过，对于ＦＩＦＯ而言，数据一经读 ＳＴＯＰ：ＰＣＩ目的方请求启动方中止当前传输。 图４是另外的一个抓图，图中丢失的数据：￣０Ｘ８０。由 图４可见，ＣＰＵ在ＰＣＩ总线发起了一次传输，将ＦＲＡＭＥ拉 低，然后等待目的方（桥片９０５４）将ＴＲＤＹ拉低，不过由 于９０５４Ｅ￣请不￣ｌＪＬｏｃａｌ使用权，无法回应数据，导致ＣＰＵ ６２ 维普资讯 http://www.cqvip.com 传，是问题解决的关键。 ＰＣＩ由于等待超时放弃传输了，Ｌｏｃａｌ却没有相应地 将本次传输放弃，这是为什么呢？这是因为，ＰＣＩ和Ｌｏｃａｌ 是一个异步的系统，采用各自的时钟，采用各自的状态 机，依赖二者之间的一个ＦｌＦＯ机制进行同步。ＰＣＩ由于 等待超时，放弃了传输，将该“放弃”的信息同步到 Ｌｏｃａｌ，需要一定的时间，如果恰好在这段时间内Ｌｏｃａｌ已 经申请到了使用权，发起了传输，则会造成这次“放弃” 没有真正地被放弃，造成重复操作。但是基于ＦＩＦＯ的ＣＦ 卡，是不允许这种操作的。 ２．２．３解决方案 桥片９０５４的手册提到一种Ｌｏｃａｌ的延时读的模式，该 模式操作过程为：ＰＣＩ发起了读请求，９０５４立刻返回延时读 命令（通过拉￣ＳＴＯＰ实现），然后申请Ｌｏｃａｌ总线读取Ｌｏｃａｌ 数据，当读完Ｌｏｃａｌ数据后，才将数据返给ＰＣＩ。ＰＣＩ收到 延时读命令后，反复重新发起读请求，９０５４反复返回延 时读命令，直￣Ｊ９０５４将数据向ＰＣＩ送出为止。采用这种方 法，尽管ＰＣＩ发起了多次的操作，也能保证Ｌｏｃａ１只操作一 次，避免Ｌｏｃａｌ的重传，经测试，丢失数据的问题不再出 现。 从图４中可看出，从ＰＣｌ发起一个读传输（拉低 ＦＲＡＭＥ）开始，￣９０５４由于申请不到总线而回应一个传 输失败（拉￣ＳＴＯＰ）为止，经过了约１ 的时间。如果 可以将在回应ＳＴＯＰ信号之前的等待时间拉长，大于 ＦＰＧＡ占用Ｌｏｃａｌ总线的最大时间，即在ＦＰＧＡ占用总线而 ９０５４申请不到总线的时候，９０５４不回应ＳＴＯＰ信号，则能 够避免ＰＣＩ的重传，从而有效地解决问题。桥片９０５４手册 中寄存器（ＬＢＲＤ０：ＰＣＩ１８ｈ，ＬＯＣ９８ｈ）Ｌｏｃａｌ Ａｄｄｒｅｓｓ Ｓｐａｃｅ０，Ｅｘｐａｎｓｉ０ｎ Ｒｏｍ Ｂｕｓ Ｒｅｇｉｏｎ Ｄｅｓｃｒｉｐｔｏｒ高四位 “ＰＣＩ Ｔａｒｇｅｔ Ｒｅｔｒｙ Ｄｅｌａｙ Ｃｌｏｃｋｓ”能够配置这个等待时 间。４比特，最大值为０ＸＦ，查表可知，对应的最大等待 时间为３．６Ｐｓ，能满足大于ＦＰＧＡ占用总线的最大时间 方法，将９０５４的Ｍｏｄｅ／ＤＭＡ Ａｒｂｉｔｒａｔｉｏｎ寄存器的Ｄｅｌａｙｅｄ Ｒｅａｄ Ｍｏｄｅ使能。 （２）方法二，避免ＰＣｌ的重传。修改９０５４的寄存器 “ＰＣＩ Ｔａｒｇｅｔ Ｒｅｔｒｙ Ｄｅｌａｙ Ｃｌｏｃｋｓ”，将其配置为０ＸＦ， 使９０５４在回应ＰＣＩ的ＳＴＯＰ信号前等待的时间拉长到足够 范围。 值得注意的是，如果Ｌｏｃａｌ侧的设备占用Ｌｏｃａｌ总线的 时间大于寄存器“ＰＣＩ Ｔａｒｇｅｔ Ｒｅｔｙｒ Ｄｅｌａｙ Ｃｌｏｃｋｓ”所能 确定的最大范围，则方法二失效。相对而言，方法一较为 通用，推荐使用。 ３结论 圜 问题的顺利解决，对于理解和分析ＰＣＩ和Ｌｏｃａｌ总线 困 有着一定的实际应用价值。另外，问题的解决留下一个值 国 得关注的问题：在对存储数据进行读写操作的时候，有时 园 会存在某种操作上的异常，例如超时，或者受到了干扰 等，导致操作失败，可能需要重新发起操作。如果存储数 据是基于ＲＡＭ架构的，重读或重写一般不会造成问题； 不过，如果存储数据是基于ＦＩＦＯ架构的，则需要采取额 外必要的保护措施，简单的重读或重写可能会造成数据的 丢失。 参考文献 １ Ｆｒｅｅｓｃａｌｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｃ．ＭＰＣ８２４０ Ｉｎｔｅｇｒａｔｅｄ Ｐｒｏｃｅｓｓｏｒ Ｕｓｅｒ’Ｓ Ｍａｎｕａｌ，Ｒｅｖ １．ｈｔｔｐ：／／ｗｗｗ．ｆｒｅｅｓｃａｌｅ． ｃｏｍ／ｉｆｌｅｓ／３２ｂｉｔ／ｄｏｃ／ｄａｔａｓｈｅｅｔ／ＭＰＣ８２４０ＥＣ．ｐｄｆ， ＿２００１／１，Ｐ１１—４２８ ——２ Ｆｒｅｅｓｃａｌｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｉｎｃ．ＭＰＣ８３４９Ｅ ＰｏｗｅｒＱＵＩＣＣ ＩＩ Ｐｒｏｌｎｔｅｇｒａｔｅｄ Ｈｏｓｔ Ｐｒｏｃｅｓｓｏｒ Ｆａｍｉ『ｙ Ｒｅｆｅｒｅｎｃｅ Ｍａｎｕａ１．Ｒｅｖ １．ｈｔｔｐ：／／ｗｗｗ．ｆｒｅｅｓｃａｌｅ．ｃｏｍｌｆｉｌｅｓ１３２ｂｉｔｌｄｏｄ ｒｅｆ＿ｍａｎｕａｌ／ＭＰＣ８３４９ＥＡＲＭ．ｐｄｆ，２００５／８，Ｐ１—１・３＿２２ ３ Ｈｉｔａｃｈｉ Ｌｔｄ．ＣｏｍｐａｃｔＦｌａｓｈＴＭ ２５６ ＭＢｙｔｅ／１ ９２ ＭＢｙｔｅ／１ ６０ ＭＢｙｔｅ／１ ２８ ＭＢｙｔｅ／９６ ＭＢｙｔｅ／６４ ＭＢｙｔｅ／３２ ＭＢｙｔｅ，Ｒｅｖ ３．０．ｈｔｔｐ：／／ｗｗｗ．ｏｒｔｏｄｏｘｉｓｍ．ｒｏ／ｄａｔａｓｈｅｅｔｓ／ （下转第７１页） ６３ ２００７．４‘广东通信技术 维普资讯 http://www.cqvip.com 船载动中通伺服系统 圆锥扫描的跟踪方式，降低了系统实现的难度，提 高了系统的整体性能，同时降低了系统成本。本系统已经 完成在三轴转台上的测试，并Ｔ２００３年在福州海关进行 了实际环境下的性能测试。具体测试条件如表１： 表１测试条件 测试结果如表２ 表２测试结果 结果表明，该系统满足船用条件下的各种性能要 求。系统结构的合理化的设计，提高了该系统的性价比， 使得其具有广阔的市场前景。 跟踪的研究［Ｊ１．西安电子科技大学学报，１９９８，２５（５）： ６５０－６５５． ３ Ａｕｇｕｓｔ Ｇｏｌｄｅｎ Ｊｒ．Ｒａｄａｒ Ｅｌｅｃｔｒｏｎｉｃ Ｗａ ｒｆａｒｅ［Ｍ］．Ａｍｅｒｉｃａｎ Ｉｎｓｔｉｔｕｔｅ ｏｆＡｅｒｏｎａｕｔｉｃｓ ａｎｄ Ａｓｔｒｏｎａｕｔｉｃｓ Ｉｎｃ，１９８７． ４ Ｅａｖｅｓ Ｊ Ｌ１Ｒｅｅｄｙ Ｅ Ｋ．Ｐｒｉｎｃｉｐｌｅｓ ｏｆ ｍｏｄｅｒｎ ｒａｄａｒ［Ｍ］．Ｎｅｗ 参考文献 １ 陈振国，杨鸿文，郭玉彬．卫星通信系统与技术【Ｍ】．北京：北京 Ｙｏｒｋ：Ｖａｎ Ｎｏｓｔｒａｎｄ Ｒｅｉｎｈｏｌｄ Ｃｏｐａｎｙ，１ ９８７ ５ 赵来定，胡正飞，曹伟，季鸿宇．卫星通信圆锥扫描跟踪，现代雷 邮电大学出版社，２００３． ２ 严武升，刘宏．郭润秋．基于前馈补偿的舰载雷达三轴稳定 达，２００６，２８（５）：７６～７８． （收稿日期２００７—０３—１９） （上接第６３页） ＨｉｔａｃｈｉＳｅｍｉｃｏｎｄｕｃｔｏｒ／ｍＸｗｖｘｒｔ．ｐｄｆ．２０００／１ ０．Ｐ１—２６ ４ ＰＬＸ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ．ＰＣＩ９０５４ Ｄａｔａ Ｂｏｏｋ，Ｒｅｖ ２．１．ｈｔｔｐ：Ｈ ＷＷＷ．ｐｌｘｔｅｃｈ．ｃｏｍ／ｄｔｓ／ｄｏｗｎｌｏａｄ．ａｓｐ？ｆ＝／ＰＣＩ９０００／９０５４／ ｄａｔａｂｏｏｋ／９０５４ｄｂ．２１．ｐｄｆ，２０００／１，Ｐ４７—２９１ ５ ＰＣＩ Ｓｐｅｃｉａｌ Ｉｎｔｅｒｅｓｔ Ｇｒｏｕｐ．ＰＣＩ Ｌｏｃａｌ Ｂｕｓ Ｓｐｅｃｉｉｃａｔｆｉｏｎ， Ｒｅｖ ２．２．ｈｔｔｐ：／／ｗｗｗ．ｐｃｉｓｉｇ．ｃｏｍ／ｍｅｍｂｅｒｓ／ｄｏｗｎｌｏａｄｓ ２ ２．ｐｄｆ， ／ｓｐｅｃｉｆｉｃａｔｉｏｎｓ／ｃｏｎｖｅｎｔｉｏｎａｌ／ｃｏｎｖｅｎｔｉｏｎａｌｐｃｉ～１９９８／１２．Ｐ２７－１３Ｏ ６ Ｓｈａｎｌｅｙ Ｔ，Ａｎｄｅｒｓｏｎ Ｄ著，刘晖，冀然然，夏意军译．ＰＣＩ系统 结构，Ｒｅｖ４．北京：电子工业出版社，２０００／７，Ｐ４０－８０ 技＝术＝交＝流一 （收稿日期２００７－０３－１６） ■●■一■●■＿■●■＿■●■＿■●■＿■●■＿■●■＿■一 刊登在《广东通信技术》２００７年第２期＿ＥＰ５８－６１文章“基于 Ｅ．Ｍｏｄｅｌ的ｖｏＩＰ语音质量测量”中作者简介有误 原作者简介： 更正为： 杨宗林重庆邮电大学硕士研究生 张治中重庆邮电大学博士生导师 《广东通信技术》编辑部 ２００７年４ｆ］１２日 杨宗林南京邮电大学硕士研究生 张治中南京邮电大学博士生导师 ７１ ２００７．４’广东通信技术
