计数译码显示电路的设计

计数、译码、显示电路的设计

一、 实验目的

1、掌握屮规模集成计数器(74LS160、74LS161)的使用及功能测试方法。2、掌握用中规模集成计数器构成N进制计数器。

3、实验内容及要求

在实际应用中，往往需要多片计数器构成多位计数状态即计数器的级联方法。级联可分为串行

进位和并行进位两种。申行进位的级联电路其缺点是速度较慢。并行进位(也称超前进位)后者比前者的速度大大提高。下面是分别用复位法、罝数法实现60进制计数器

二、 知识要点

1、概述：计数器是一个用以实现计数功能的时序部件。它不仅可用來计脉冲数，还常用作数字系统

的定时，分频和数字运算的逻辑功能。

计数器种类很多。按材料来分有TTL型及CMOS型，按工作方式来分有同步计数器和异步计数器。根据计数制的不同分为二进制计数器、十进制计数器和N进制计数器。

根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程功能计数器等等。

2、TTL型四位二进制同步计数器74LS160功能介绍：
本次实验选用TTL型四位二进制同步计数器74LS160。它的主要功能有：

(a) (b) (c) (d)

异步清除：当 CLR’=0，LD’=1 时 2223=0000 同步预置：当LD’=0, CLR’=1时在CP上升沿作用下，Q^Q2Q3^DXD2D3. 计数：CLR’=1，LD’=1当使能端ETP=ETT=1时，对CP脉冲实现同步计数。锁存：当使能端ETP=0或ETT=0时，计数器禁止计数，为保持状态。

状态功能

输入

输出

CLR’

LD’

ETP

ETT

CP

D3

D,

D,

Do

D3

D2

D,

Do

清零

0

1

X

X

X

X

X

X

X

0

0

0

0

置数

1

0

X

X

T

D3

D2

D,

Do

D3

D2

0

Di

计数

1

1

1

1

T

X

X

X

X

计数

保持

1

1

0

X

X

X

X

X

X

保持

1

1

X

0

X

X

X

X

X

74LS160功能表

3、74LS161构成N进制计数器的方法：采用复位法或置位法通过在片外添加适当反馈逻辑即可实现任意模(M)计数器。

本实验以模10计数器为例说明之：
(a) 复位法：利用清除端构成。即当计数计到M时，例如M=10则
(十进制10)时通过反馈逻辑使CLR’=O,强制计数器清零。该电路由于1010状态只是瞬间，工作不

太可靠，因此很少采用。

(b) 置位法：利用预置端构成。把计数器输入端全部接地。当计数器计到M—1时，例如1001(十进制9时)通过反馈逻辑使LD’=O,则当第十个CP到来时，计数器输fli端为Qo&aGfOOOO。这

样可以克服利用淸除端构成的计数器的缺点。

三、实验内容

在实际应用中，往往耑要多片计数器构成多位计数状态即计数器的级联方法。级联nJ?分为串行进位和

并行进位两种。串行进位的级联电路的缺点是速度较慢。并行进位（也称超前进位）后者比前者的速度大大提高。下面是分别用复位法和置数法，实现60进制计数器。

74U0

H步霣教法实现eoit教
a

四、实验步骤

（1）用两块74LS160设计一个异步淸零发的60进制计数器，数码显示（00?59）。要求画出电路图、

分析原理及写出测试结果（状态转换图或测试表格）。

A）60进制计数器实验电路

7糊	脚	诺
	7脚

决

B）测试结果

C）原理分析

（2）设汁异步清零法：要求设计“学号一30=48”进制计数器。要求画出电路图、分析原理及写

出测试结果（状态转换图或测试表格）。

A）“学号一30=48”进制计数器

A）“学号一30=48”进制计数器